錢誠
博士，研究員，研究組組長，在超大規(guī)模集成電路設(shè)計(jì)領(lǐng)域擁有豐富的工程經(jīng)驗(yàn)
Email：qiancheng@@www.plm-bat.com
個(gè)人簡介：
2004年畢業(yè)于中科大少年班系，2010年畢業(yè)于中科院計(jì)算技術(shù)研究所，獲博士學(xué)位。先后在中國科學(xué)院計(jì)算所龍芯、寒武紀(jì)團(tuán)隊(duì)、上海腦中心進(jìn)行高性能通用處理器（CPU）和神經(jīng)網(wǎng)絡(luò)處理器（NPU）項(xiàng)目的研發(fā)工作，在超大規(guī)模集成電路設(shè)計(jì)領(lǐng)域擁有豐富的工程經(jīng)驗(yàn)，已授權(quán)發(fā)明專利11項(xiàng)以上，發(fā)表SCI論文8篇。2016年至今主要進(jìn)行深度學(xué)習(xí)處理器產(chǎn)業(yè)化工作，擔(dān)任寒武紀(jì)科技公司副總裁，從2017年起主要負(fù)責(zé)智能計(jì)算系統(tǒng)生態(tài)、智能處理器芯片生態(tài)和高校合作，建立了寒武紀(jì)科研項(xiàng)目部和政府事務(wù)體系，組織團(tuán)隊(duì)先后申請(qǐng)和承擔(dān)科研項(xiàng)目50余項(xiàng)。近年來先后主持和參與集成電路領(lǐng)域重要科研項(xiàng)目4項(xiàng)，參與的芯片設(shè)計(jì)相關(guān)項(xiàng)目10項(xiàng)以上。2019年起先后擔(dān)任張江實(shí)驗(yàn)室腦智院類腦計(jì)算系統(tǒng)平臺(tái)主任、總工程師。曾獲得中科院北京分院科技成果轉(zhuǎn)化特等獎(jiǎng)、2019年度中國科學(xué)院杰出科技成就獎(jiǎng)“深度學(xué)習(xí)處理器體系結(jié)構(gòu)研究”（集體）等獎(jiǎng)項(xiàng)。擔(dān)任職務(wù)有珠海市政協(xié)委員，珠海市監(jiān)委特約監(jiān)察員，主權(quán)級(jí)大模型創(chuàng)新聯(lián)合體秘書長、歐美同學(xué)會(huì)金融委員會(huì)委員、中國科學(xué)院杰出科技成就獎(jiǎng)獲得者。
認(rèn)知與決策計(jì)算系統(tǒng)研究組：
本研究課題組通過借鑒腦神經(jīng)結(jié)構(gòu)及信息處理機(jī)制，深度交叉融合智能計(jì)算與神經(jīng)科學(xué)、認(rèn)知科學(xué)、心理學(xué)等學(xué)科，依托橫琴智能超算智能算力，研發(fā)一套分布式計(jì)算框架、算法引擎、工具和模擬平臺(tái)，致力于在數(shù)字內(nèi)容智能生成，認(rèn)知決策智能等方面突破現(xiàn)有人工智能模型，實(shí)現(xiàn)‘機(jī)制類腦，行為類人’的下一代類腦計(jì)算系統(tǒng)，從而讓機(jī)器可以從事更多智力型、創(chuàng)造型勞動(dòng)，并幫助人類進(jìn)行高效決策。
代表論著：
（1）Chen L, Cong M, Huang J, Cheng Q, et al. A novel hardware/software partitioning for SIMD-based real-time AVS video decode, Multimedia Tools and Applications, 2014, 71(3):1651-1671.
（2）錢誠, 沈海華, 陳天石,等. 超大規(guī)模集成電路可調(diào)試性設(shè)計(jì)綜述，計(jì)算機(jī)研究與發(fā)展, 2012, 49(1):21-34.
（3）錢誠, 劉道福, 陳云霽. 多核處理器片上網(wǎng)絡(luò)trace壓縮方法，高技術(shù)通訊, 2011, 21(3):254-260.
（4）Hu W, Chen Y, Chen T, Cheng Q，et al. Linear Time Memory Consistency Verification，IEEE Transactions on Computers, 2011, 61(4):502-516.
（5）Li L, Chen T, Chen Y, Cheng Q, et al. Brief announcement: program regularization in verifying memory consistency， Proceedings of the, ACM Symposium on Parallelism in Algorithms and Architectures, SPAA 2011，San Jose, Ca, Usa, 2011.6.4-6.7
專利：
（1）CN201610979814-加速深度神經(jīng)網(wǎng)絡(luò)算法的加速芯片的運(yùn)算裝置及方法；
（2）CN201510824901-多輸入多輸出處理器流水線數(shù)據(jù)同步裝置及方法；
（3）CN201510863726-加法器裝置、數(shù)據(jù)累加方法及數(shù)據(jù)處理裝置；
（4）CN201510862723-數(shù)據(jù)累加裝置、方法及數(shù)字信號(hào)處理裝置；
（5）CN201510825061-流水級(jí)運(yùn)算裝置、數(shù)據(jù)處理方法及片上網(wǎng)絡(luò)芯片；
（6）CN200910237056-實(shí)現(xiàn)多核處理器EJTAG可調(diào)試性的裝置及系統(tǒng)；
（7）CN201210082890-實(shí)現(xiàn)H.264的CAVLC的熵解碼器和方法
（8）CN200810247389-一種門控時(shí)鐘系統(tǒng)及其工作方法
（9）CN200910238032-一種DMA控制器的控制裝置及控制方法
（10）CN200910237057-包含四條指令的支持快速傅里葉變換運(yùn)算的方法
（11）CN201710334303-數(shù)據(jù)處理方法及裝置
