周瑋鈺
聯(lián)培博士
Email: zhouweiyu@@www.plm-bat.com
研究方向：
人工智能芯片設(shè)計(jì)與系統(tǒng)集成
個(gè)人簡(jiǎn)介：
2021年本科畢業(yè)于廣西大學(xué)物理科學(xué)與工程技術(shù)學(xué)院電子科學(xué)與技術(shù)專業(yè)，2024年碩士畢業(yè)于西安電子科技大學(xué)廣州研究院集成電路工程專業(yè)。目前在澳門大學(xué)科技學(xué)院攻讀計(jì)算機(jī)科學(xué)專業(yè)博士學(xué)位。 期間，參與了多項(xiàng)科研課題，包括國家自然科學(xué)基金和廣東省重點(diǎn)研發(fā)專項(xiàng)計(jì)劃。主要研究興趣涵蓋人工智能芯片設(shè)計(jì)與系統(tǒng)集成、超大規(guī)模集成電路設(shè)計(jì)以及領(lǐng)域?qū)Ｓ锰幚砑軜?gòu)等方面。 已完成專用于數(shù)據(jù)移動(dòng)密集型算子的通用和可重構(gòu)張量操縱單元的FPGA原型樣機(jī)及ASIC芯片設(shè)計(jì)。
環(huán)宇翔研究組
