全腦尺度的類腦計算需要支持千億級神經(jīng)元的實時互聯(lián)與仿真計算的專用處理系統(tǒng)。單個甚至有限數(shù)量的計算芯片，難以支持如此大規(guī)模的神經(jīng)元的集中計算，通常需要將海量的神經(jīng)元切割分部到獨立的專用處理芯片，由這些芯片構(gòu)成大規(guī)模的分布式芯片處理網(wǎng)絡(luò)，實現(xiàn)高能效的類腦計算專用處理系統(tǒng)。其中，實現(xiàn)規(guī)?；瘮U展的芯片級互聯(lián)通信技術(shù)，是構(gòu)建全腦尺度類腦計算系統(tǒng)的關(guān)鍵。區(qū)別于通用的芯片間通信技術(shù)，類腦專用的芯片通信技術(shù)的研發(fā)仍存在巨大挑戰(zhàn)，需充分考慮和結(jié)合類腦計算中特有傳播模式：1）連接模式多樣且規(guī)模巨大；2）連接稀疏；3）神經(jīng)元計算遵循異步觸發(fā)的處理方式。
廣東省智能科學(xué)與技術(shù)研究院類腦計算系統(tǒng)課題組一直致力于面向全腦尺度的類腦專用處理架構(gòu)、芯片及系統(tǒng)的研究，近期在解決超大規(guī)模類腦計算芯片的連接問題上取得的重要突破，于3月1日在集成電路與系統(tǒng)領(lǐng)域Top期刊IEEE Transactions on Circuits and Systems I: Regular Papers上發(fā)表了題為“A Hybrid-Mode On-Chip Router for the Large-Scale FPGA-Based Neuromorphic Platform”的學(xué)術(shù)文章。論文分析了目前大規(guī)模類腦計算系統(tǒng)中存在的脈沖數(shù)據(jù)通信（spike communication）和非脈沖數(shù)據(jù)通信（non-spike communication）的兩種基本通信模式，并針對超大規(guī)模類腦芯片互聯(lián)中神經(jīng)元脈沖傳遞的多模式、規(guī)?；?、延時敏感的問題，提出了一種超低延時的可擴展、多模式的芯片網(wǎng)絡(luò)互聯(lián)架構(gòu)（系統(tǒng)架構(gòu)如圖1所示），將可用于類腦芯片的互聯(lián)擴展和超大規(guī)模類腦計算系統(tǒng)的構(gòu)建。論文提出的類腦芯片間通信路由方案，已被應(yīng)用部署到了團隊自研的可編程計算陣列上，實現(xiàn)了單卡100 萬個神經(jīng)元和單機柜1億神經(jīng)元/1000億神經(jīng)突觸的互聯(lián)計算，構(gòu)建的類腦計算系統(tǒng)如圖2所示。根據(jù)評估，論文所提出的芯片間通信路由方案在多播模式下實現(xiàn)了 25ns 的路由解析延遲和 287ns 的芯片到芯片延遲，可在1ms的實時仿真精度下支撐千億神經(jīng)元規(guī)模的芯片計算網(wǎng)絡(luò)構(gòu)建，為全腦類腦計算系統(tǒng)的工程實現(xiàn)，提供了一條重要的技術(shù)途徑。
廣東省智能科學(xué)與技術(shù)研究院類腦計算系統(tǒng)研究組副研究員環(huán)宇翔博士為論文共同第一作者和共同通信作者，鄭立榮和鄒卓教授為論文共同通信作者。該項工作由智能院與復(fù)旦大學(xué)團隊共同合作完成，工作得到國家基金委、廣東省科技廳、上海市科委、以及智能院實驗室建設(shè)項目等的支持。
圖1. 論文提出的芯片網(wǎng)絡(luò)互聯(lián)架構(gòu)在自研可編程計算陣列上的系統(tǒng)集成方案
圖2.基于論文提出的類腦芯片網(wǎng)絡(luò)互聯(lián)架構(gòu)的神經(jīng)擬態(tài)計算系統(tǒng)
文章鏈接：https://ieeexplore.ieee.org/document/9723509
